VLSI での IR ドロップ

チップ内の電力分配は、金属層の利用を通じて実現されるすべてのトランジスタへの給電に依存しています。 現代技術の新たな進歩により、チップの物理的寸法は比較的変わっていないにもかかわらず、電力を分配するワイヤのサイズは縮小しています。 驚くべきことに、これらの変化にもかかわらず、チップによって消費される全体的な電力は比較的一定のままです。

さらに、電流または電力が抵抗器を流れると、電圧が降下します。これは IR ドロップと呼ばれます。

この記事では、VLSI における IR ドロップ、IR ドロップの種類、および EM について説明します。

VLSI における IR ドロップは「」として知られています。中間抵抗低下" で "非常に大規模な統合これは、導線に電流が流れるときの導線の両端間の電位の変化を指します。この電位差は、抵抗の両端の電圧降下によって決まり、抵抗を通過する電流 (I) を乗算することで計算できます。抵抗値 (R) による抵抗。

V (電圧) = I (電流) XR (抵抗)

注記：これを回避するには、VLSI システムの設計時に IR ドロップの問題を考慮することが重要です。

=StrapAvg*Rs*(W/2)*(1/Wstrap)

Nstrappinspace=Dpadspacing/Lspace。

最小リング幅 =結線 = Ip/Rj マイクロメートル

VLSI における静的 IR 降下とは、VLSI 設計内で発生する平均電圧降下を指します。 この電圧降下は電力網の RC ネットワークの影響を受け、電源と個々のセル間の接続を確立する際に重要な役割を果たします。

平均電圧降下の大きさは、期間などのさまざまな要因によって決まります。また、静的 IR 降下に大きく寄与するものの 1 つはゲート チャネルのリーク電流です。

Vstatic ドロップ = lavy x Rwire (lavy は漏れ電流を指します)

VLSI における動的 IR 降下は、トランジスタの高いスイッチング動作により電圧を低下させます。 この低下は、電源の電流需要が増加すると発生します。 これはチップ内のスイッチング動作により発生します。 さらに、多数の回路が同時にスイッチングしたときに発生する IR ドロップを評価します。 したがって、ピーク電流需要が発生します。

注記：VLSI における IR ドロップは、特に、チップのスイッチング動作によって引き起こされる、電源からの電流要件が高まったときに発生します。

Vdynamic_drop = L (di/dt) [L はスイッチング電流によるもの]

半導体内の金属原子が徐々に移動することをエレクトロマイグレーションと呼びます。 EM は、電流密度が電子の流れの方向に金属イオンのドリフトを引き起こすほど十分に高い場合に発生し、イオン束密度によって特徴付けられます。

一方、エレクトロマイグレーションが存在すると、IR 降下が強化されます。

電磁波の影響により、金属線が破裂してショートする可能性が高くなります。 EM により配線抵抗が増加すると、電圧降下が発生します。 したがって、これによりデバイスの速度が低下したり、回路に永久的な障害が発生したりする可能性があります。

エレクトロマイグレーション (EM) は、回路内の下流の相互接続が狭くなり、上流の相互接続とビアが金属の堆積を受ける現象を引き起こします。 この EM の影響により、接続の作成と切断の両方が発生し、相互接続とビアの抵抗が変化します。

どの企業もIRドロップを分析する独自の方法を持っており、それに基づいて予防策が講じられています。

セルが切り替わるとき、配線抵抗を利用して降下が個別に計算されます。 VLSI での静的 IR ドロップを修正する方法:

動的ドロップを計算する式は、セルのスイッチをオフにすることによって行われます。 動的 IR ドロップを修正する方法:

テクノロジーノードが収縮すると、金属層の形状とワイヤの抵抗が減少します。 したがって、これにより、CTS 中に電源電圧が発生し、スキューのバランスをとるためにクロック パスに沿ってバッファとインバータが追加されます。

IR 降下は電流の電圧降下を示し、これらの問題は非常に一般的です。 さまざまな技術や対策により、これらの問題は、低ジオメトリのチップ設計におけるエレクトロマイグレーションを防止し、軽減することができます。